


Fondamenti di Elettronica – Ing. AUTOMATICA - AA 2017/2018

Appello del 27 Luglio 2018

Indicare chiaramente la domanda a cui si sta rispondendo. Ad esempio 1a) ...

Esercizio 1.


Si consideri lo stadio di amplificazione mostrato in figura. Ove non diversamente specificato si consideri $R_s=0$.



$A_0=10^5$, GBWP=10 MHz
 $R_2=1k\Omega$, $R_3=10k\Omega$, $C=190pF$

- Determinare il guadagno ideale V_o/V_{in}
- Determinare la frequenza fino a cui il guadagno ad anello chiuso possa essere approssimato con il guadagno ideale.
- Si assuma ora che l'A.O. sia caratterizzato da un secondo polo a frequenza $f_1=10$ MHz. Si valuti il grado di stabilita' del circuito determinando se il margine di fase sia ≥ 45 gradi.
- Qualora il generatore in ingresso fosse caratterizzato da una resistenza di sorgente $R_s=10$ M Ω , determinare il minimo valore della resistenza di ingresso differenziale dell'A.O. (R_{id}) affinche' il guadagno reale in continua differisca dal guadagno ideale meno di 0.1%.

Esercizio 2.




Dati:
 $k_n = 1$ mA/V², $V_{Tn}=1$ V, $V_{dd}=3.3$ V


- Si sintetizzi la porta logica in tecnologia CMOS che realizza la funzione logica $Y = \text{not}(A) + \text{not}(B+C*D)$.
- Determinare il valore di k_p dei pMOS della rete di pull-up tale che la transizione piu' lenta di pull-up uguagli la transizione piu' lenta di pull-down.
- Si assuma ora che $A=1$, $B=0$ e che C e D abbiano l'andamento temporale indicato in figura ($T=10$ ns). In primo luogo si disegni il grafico dell'uscita $Y(t)$ allineato al grafico di C e D. Successivamente si calcoli la potenza dinamica dissipata dalla porta per la carica/scarica della capacita' in uscita $C=10$ pF.

Esercizio 3.

Si consideri il circuito in figura. Per il diodo si assuma la caratteristica I-V semplificata, con tensione di accensione $V_\gamma=0.7$ V, corrente di saturazione inversa nulla e tensione di breakdown $V_{BD}=-5$ V. Si trascuri la capacita' C ove non diversamente specificato.



Dati:
 $R_1=1$ k Ω , $R_2=1$ k Ω



Andamento di $V_{in}(t)$ per il punto 3b.

- Determinare l'intervallo di valori in ingresso V_{in} per cui il diodo e' acceso.
- Si assuma che la tensione di ingresso V_{in} abbia l'andamento temporale indicato in figura. Si disegni l'andamento di $V_{out}(t)$ allineandolo a quello di $V_{in}(t)$ e quotandone i punti significativi. Si determini in particolare il valore di V_{in} e V_{out} nei punti in cui il diodo cambia regione di funzionamento.
- Si introduca ora la capacita' $C=10$ pF e si assuma che V_{in} sia un gradino da 0V a 2V in $t=0$. Si determini il valore iniziale ($t=0+$) e finale ($t \rightarrow \infty$) della tensione di uscita V_{out} e si disegni l'andamento temporale della risposta $V_{out}(t)$.

Traccia soluzione 27 luglio 2018**Es.1**

1a) guadagno ideale.

In condizioni ideali, $v_+ = v_-$ quindi la capacità non può assorbire corrente. Si verifica facilmente che il guadagno ideale del circuito ricalca quello della classica configurazione non invertente $G_{id} = 1 + R_3/R_2 = 11$.

1b) intervallo di frequenza per cui $V_o/V_{in} \sim G_{id}$.

Sappiamo che il guadagno ad anello chiuso tende a G_{id} finché $|G_{loop}| \gg 1$. Calcoliamo G_{loop} e, dal grafico di Bode, verifichiamo l'intervallo di frequenza per cui la condizione è verificata.

$G_{loop} = -A(s) \cdot (R_2/(R_2+R_3)) \cdot 1/(1+s \cdot C \cdot R_{23})$, con $R_{23} = R_2/R_3 = 0.9 \text{ k}\Omega$ e $A(s) = A_0/(1+s/2\pi f_0)$, con $f_0 = 100 \text{ Hz}$.

Si verifica l'intersezione di $|G_{loop}|$ con asse a 0dB a $f_T = A_0 \cdot f_0 \cdot (R_2/(R_2+R_3)) = 909 \text{ kHz}$, che risulta leggermente inferiore al 2° polo introdotto da C ($f_C = 1/(2\pi \cdot C \cdot R_{23}) = 922 \text{ kHz}$). Fino a $f < f_T$ possiamo quindi assumere $V_o/V_{in} \sim G_{id}$.

1c) stabilità e margine di fase

Con l'aggiunta del polo $f_1 = 10 \text{ MHz}$, il G_{loop} va aggiornato. Non cambia la f_T ed essendo f_1 oltre 1 decade oltre f_T non contribuirà significativamente al margine di fase, che sarà vicino a 45 gradi (abbiamo 2 poli alle frequenze f_0 e f_C). Si può calcolare più precisamente il contributo di ciascun polo.

1d) effetto di R_s e R_{id} inferiore a 1/1000

Vi sono due effetti. Il primo è la riduzione di $|G_{loop}|$ che incide sul guadagno reale. Il secondo è l'effetto di carico tra R_s e l'impedenza di ingresso al morsetto positivo, non più infinita.

Nel primo caso devo ricalcolare G_{loop} in continua con R_s e R_{id} : $G_{loop} = -A_0 \cdot (R_2/(R_2+R_3)) \cdot (R_{id}/(R_{id}+R_s))$.

Per soddisfare la condizione deve essere $|G_{loop}| > 1000$, da cui $R_s/R_{id} \leq 8.1$, ovvero $R_{id} \geq 1.24 \text{ Mohm}$

Nel secondo caso devo calcolare la resistenza vista dal morsetto positivo (R_{in}), che fa partizione con R_s . Dovrà essere $R_s/R_{in} < 1000$. Con la teoria della reazione di trova che $R_{in} = (R_{id}+R_{23})(1-G_{loop}) \sim R_{id} \cdot A_0/11$

(* non è lo stesso G_{loop} , in quanto R_s è fuori dal conto). Da cui $R_{id} \geq 1.1 \text{ Mohm}$.

I due effetti risultano quindi dello stesso ordine di grandezza, la condizione più stringente è $R_{id} \geq 1.24 \text{ Mohm}$.

Es. 2

2a) sintesi porta logica CMOS.

Per agevolare la sintesi si può modificare l'espressione della funzione logica per averla in funzione degli ingressi negati (o non negati). Ad esempio $Y = A \cdot (B + C \cdot D)$, da cui si sintetizza la rete di pull-down e successivamente quella di pull-up.

2b) valore di k_p

Si identificano, come richiesto, le transizioni più lente di pull-up e di pull-down ed i rispettivi k_{eq} .

Pull-up: $k_{p,eq} = k_p/2$ (2 pMOS in serie)

Pull-down: $k_{n,eq} = k_p/3$ (3 nMOS in serie)

Uguagliando i due k_{eq} si ottiene $k_p = 0.67 \text{ mA/V}^2$

2c) andamento di Y e potenza dinamica

Nel caso in esame Y è basso solo quando $C=D=1$, ovvero commuta alla stessa frequenza di C (periodo $2 \cdot T = 20 \text{ ns}$, frequenza 50 MHz). La potenza dinamica dissipata nel periodo per la scarica/scarica di C risulta pari a $f \cdot C \cdot V_{dd}^2 = 5.4 \text{ mW}$.

p.s. si sono trascurati qui i tempi di commutazione, pur essendo non trascurabili rispetto a T.

Es.3

3a) valori di V_{in} per avere D ON/OFF

Per utilizzare la sovrapposizione degli effetti con solo V_{in} e $V_R = -1$, assumo D OFF (circuito aperto). Si ha:

$V_{out} = V_d = V_{in} \cdot R_2/(R_2+R_3) + V_R \cdot R_3/(R_2+R_3) = 0.5 \cdot V_{in} - 0.5$

Verifico la condizione D OFF imponendo $V_{out} < 0.7$, e si ottiene $V_{in} < 2.4 \text{ V}$. Per cui D è ON per $V_{in} > 2.4 \text{ V}$.

3b) grafico di $V_{out}(t)$ e punti salienti.

Per $V_{in} > 2.4 \text{ V}$, D è ON e $V_{out} = 0.7 \text{ V}$

Per $V_{in} < 2.4 \text{ V}$, D è OFF e $V_{out} = 0.5 \cdot V_{in} - 0.5$ (vedi punto 3a, finché $V_{out} > V_{BD}$)

Condizione limite di breakdown: impongo $V_{out} = 0.5 \cdot V_{in} - 0.5 > V_{BD} = -5 \text{ V}$, da cui $V_{in} > -9 \text{ V}$.

Per cui per $V_{in} < -9 \text{ V}$, il diodo va in breakdown e $V_{out} = V_{DB} = -5 \text{ V}$.

Di questi dati si può tracciare il grafico dettagliato.

3c) risposta al gradino

V_{in} commuta tra 0 e 2 V, per cui il diodo rimane sempre OFF (vedi punti precedenti). Il circuito risulta un semplice circuito lineare del primo ordine con R e C di cui bisogna calcolare la risposta al gradino con la tecnica diretta: valore iniziale, finale, costante di tempo.

Per $t=0^-$, assumendo $V_{in}=0$ da tempo infinito, si determina il valore di V_{out} con C aperta: $V_{out}(0^-) = V_R \cdot R_1/(R_1+R_2) = -0.5 \text{ V}$.

Per $t=0^+$, la capacità C mantiene il valore precedente, per cui $V_{out}(0^+) = V_{out}(0^-) = -0.5 \text{ V}$.

Per $t \rightarrow \infty$, $V_{in}=2 \text{ V}$ e la corrente di carica a regime è nulla (C è aperta), per cui $V_{out}(\infty) = 0.5 \text{ V}$.

La costante di tempo $\tau = C \cdot R_1/R_2 = 5 \text{ ns}$.