

Presentazione corso

Esercitatrice: Giulia Romano

Libro (consigliato): Sistemi in tempo reale, Giorgio Battaio

Materiale: Beep → esercitazioni, temi d'esame

Esame: no prove in itinere


- struttura esame:
- 1 Statechart (10pt.)
 - 2 Es. di scheduling real time (8 pt.)
 - 3 Domanda teorica (6pt.)
 - 4 Codice Java (8pt.)

INIZIO LEZIONI


ORGANIZZAZIONE CALCOLATORE



Memoria Centrale



→ Letture e scrittura da memoria



il numero di bit in Data Register è uguale a questo

Registri

Sono connessi con il bus di sistema



→ Letture

1. CPU → AR: individua cella da cui leggere
2. CPU → CR (leggi): inserisce il comando leggi
3. DATO PUNTATO DA AR → DR: legge il dato e lo mette in DR

→ Scrittura


1. CPU → AR: individua cella su cui scrivere
2. CPU → DR: contemporaneamente prende il dato da scrivere
3. CPU → CR (scrivi): inserisce il comando scrivi

Bus

3 linee di connessione




L'accesso al bus è totalmente regolata dalla CPU



Il bus è condiviso, quindi se si mette qualche informazione sul bus tutti quanti la vedono.

Cpu

CPU



Unità algebrico-logica
 |
 operazioni
 unarie, binarie
 |
 A A ⊕ B

State register:
 si mette il segnale
 di errore sortito alle operazioni

UNITÀ DI CONTROLLO: guarda l'istruzione e per ogni istruzione mette il codice che poi verrà messo sul bus.

Come viene rappresentato un programma in memoria?



dentro al CIR è contenuto il contenuto della cella di memoria corrente

dentro al PC è contenuto l'indirizzo della cella con la prossima istruzione

→ per eseguire un programma mettiamo in PC l'indirizzo della prima cella

www.unidocs.it - Appunti e dispense per superare i tuoi esami universitari

www.unidocs.it - Appunti e dispense per superare i tuoi esami universitari



Mo	Tu	We	Th	Fr	Sa	Su
----	----	---------------	----	----	----	----

Ad ogni giro di clock la memoria controlla l'indirizzo su PC

→ Esecuzione programma:


1. ADD. PRIMA CELLA → PC
2. PC → AR
3. LETTURA MEMORIA
4. DR → CIR
5. ESECUZIONE CIR

Dopo che il contenuto è stato caricato in CIR, PC viene automaticamente incrementato e va all'indirizzo successivo.

Interruzioni



1. Segnale di interruzione




→ Ad ogni ciclo di clock la CPU vede se c'è un INTERRUPT nell'IR

2. IR → ISR

interrupt subroutine
programma

Prima di ritornare sul programma interrotto dal programma se chi siamo andati dopo l'interruzione bisogna salvare il **CONTESTO**: contenuto originale dei registri prima che il programma venisse interrotto




mascherabili poiché possiamo ignorare alcuni interrupt

Tipologia degli interrupt

- **HARDWARE**
 - **MASCHERABILI (IRQ)**: generato dalla macchina della periferica
 - **NON MASCHERABILI (NMI)**
- **SOFTWARE**: generato da un programma in esecuzione



Periferica



La gestione della periferica avviene esattamente come quella della memoria centrale

→ Gestione dell'input/output

1. POLLING: metodo con cui i controlli periodicamente con un programma, interrogano la periferica, cosa è avvenuto

2. INTERRUPT: metodo per cui se accade qualcosa la periferica ci segnala con un interrupt che è accaduto l'evento

←
Sembra meglio del 1° metodo perché non devo sempre interrogare la periferica

→ ma la CPU potrebbe essere completamente bloccata per gestire tanti interrupt se stanno accadendo tanti eventi

7

Mo	Tu	Wed	Th	Fr	Sa	Su
----	----	-----	----	----	----	----


No. SISTEMI INR

Date 18 . 09 . 19

3. DIRECT MEMORY ACCESS (DMA): metodo per cui non è necessario che la CPU gestisca la periferica, che può direttamente accedere (trasferire informazioni controllate da il bus) alla memoria centr.

↓
permette
che la
CPU svolga
altro


→ la CPU non deve
finire la sua CACHE
durant. l'operazione



A senso usare il DMA quando abbiamo grandi flotti da trasferire dalla periferica alla memoria.

nei sistemi critici è rischioso usarlo.

Sistema operativo



Consideriamo dei processi P_1, P_2, \dots, P_n

Per ogni processo abbiamo uno stato che può essere di tre tipi


- STATO: - IN ESECUZIONE (RUNNING SUL CPU)
- PRONTO (READY)
- BLOCCATO (BLOCKED)

Un processo può avere bisogno


di Risorse: - mutuamente esclusive: può essere utilizzata da un processo alla volta
es. periferiche

- non mutuamente esclusive

Ciclo di un processo



P_2 cerca l'accesso a R_1 ma non può
→ Costoro di processi lo blocca e manda P_1 in esecuzione




P_2 in esecuzione
 P_1 in Ready



Mo	Tu	We	Th	Fr	Sa	Su
----	----	----	---------------	----	----	----

La gestione dei processi avviene in modo che da BLOCKED NON passi direttamente a RUNNING e da READY NON passi direttamente a BLOCKED.



es. Il sistema decide di dare lo stesso tempo di esecuzione a P_1, P_2, \dots, P_n quindi interrompe P_1 per dare lo stesso tempo agli altri

anche se non c'è nessuna risorsa bloccata

il processo va nei processi bloccati

es. il sistema operativo decide di fermare un processo per eseguirne un altro


QUANTI TEMPORALI

www.unidocs.it - Appunti e dispense per superare i tuoi esami universitari

www.unidocs.it - Appunti e dispense per superare i tuoi esami universitari



Quanti temporali




Il gestore dei processi può decidere
allo scadere del quanto di tempo
che processo attivare

Ad ogni interrupt riprende i processi
READY e sceglie quale eseguire e poi
lo manda in esecuzione

(il tempo che impiega per fare questo
è trascurabile)

[Più i quanti sono piccoli, più è difficile
rispondere agli interrupt, ma non possono
nemmeno essere troppo piccoli altrimenti
il tempo impiegato dal gestore dei processi
non diventa più trascurabile]

MEMORIA CENTRALE




Per ogni processo ha queste informazioni che vengono esaminate dal gestore dei processi ogni volta che li deve gestire.

Scheduling

È il problema di decidere in quale successione vanno eseguiti i processi.
 È un problema che cambia nel tempo, ma non sappiamo quando e come.

Concorrenza

Immaginiamo di avere 2 processi e 2 risorse






6

Mo	Tu	We	Th	Fr	Sa	Su
----	----	----	----	----	----	----

No. SISTEMI INF.Date 19.09.19

DEADLOCK


Possiamo immaginarla come se in un incubo:



Il modo per evitare le deadlock è verificare e certificare prima dell'esecuzione dei processi che non si verifichi una DEADLOCK.

REAL TIME

⇒ SCHEDULARE PROCESSI SODDISFACENDO VINCOLI (Scadenze temporali, ...)



→ con queste informazioni vogliamo trovare una schedulazione



$$f: T \rightarrow P$$


→ è un problema di OTTIMIZZAZIONE

Modello

Dobbiamo innanzitutto modellare i processi:

parametri in uscita

→ Processo Aperiodico



$T_i = i$ esimo processo aperiodico

	T_1	T_2	T_3
a_i	1		
c_i	4		
d_i	8		

← INPUT = MATRICE

tempo di attivazione
 ↓
 quanto ci mette ad andare in READY


scadenza temporale (Deadline assoluta)

costo computazionale

Tempo di risposta:
 $R_i = f_i - a_i$

Deadline

ASSOLUTA - RELATIVA



anche se di un'interruzione

s_i e f_i rimangono questi

es) - la lezione deve finire alle 13:00 (ASSOLUTA)

si indica con D_i

vs - la lezione deve durare 4h'ora e mezzo (RELATIVA)
 si deve calcolare relativamente a quora



Immaginiamo che la matrice di prima sia completata


	J_1	J_2	J_3
a_i	1	1	2
a_i	4	2	3
d_i	8	10	15

→ All'istante 0 il gestore dei processi non vede nessuno processo

→ All'istante 1 vede che sono in READY il processo T_1 e T_2 (la matrice si rivela all'algoritmo piano piano nel tempo)

L'INPUT è disponibile in modo ON-LINE

→ Processo Periodico



$\tau_i = i$ esimo processo prioritico

	τ_1	τ_2	τ_3
ϕ_i			
c_i			
d_i			



Mo	Tu	We	Th	X Sa	Su
----	----	----	----	-----------------	----

$\gamma_{i,k}$ = k -esima attivazione del processo
periodico i -esimo


Chiamiamo (T, γ) l'insieme di processi
e G i vincoli di precedenza

es.



J_2 non può essere eseguito
prima della terminazione
di J_1

Se abbiamo tanti processi




Questo può essere rappresentato i vincoli di precedenza,
può essere scomposto ed è un **DGA** = Direct Acyclic
Graph
non si possono
essere così

Mo	Tu	We	Th	X	Sa	Su
----	----	----	----	----------	----	----

INSIEME PROCESSEI VINCOLI DI PRECEDENZA

No. SISTEMI INF.
Date 20.09.19

Abbiamo (T, χ) , G può ci serve altro, prendiamo



potremmo metterli prima così finirebbero prima della deadline.

↓
SOLUZIONE + ROBUSTO:
vogliamo metterli il + possibile lontano dalla deadline - funzione obiettivo

↓
massimizza la funzione obiettivo

↓
 $(T, \chi), G, M$ MISURA DI PRESTAZIONE

Funzioni obiettivo

1. $R = \sum_i R_i$
 ↓
 tempo di risposta medio

← FUNZIONE OBIETTIVO: MINIMIZZARLA

$$L_i = f_i - d_i$$

lateness

OBIETTIVO: MINIMIZZARLA

Osserviamo che

$$L_i > 0 \rightarrow f_i > d_i \rightarrow \text{DEADLINE VIOLATA}$$

$$L_i = 0 \rightarrow f_i = d_i \rightarrow \text{TERMINAZIONE ALLA DEADLINE}$$

$$L_i < 0 \rightarrow f_i < d_i \rightarrow \text{HO MARGINE PRIMA DELLA DEADLINE}$$


lateness massima

$$L_{MAX} = \max \{L_i\} \rightarrow \text{VA MINIMIZZATA}$$

FUNZIONE
↳ MASSIMO RITARDO

(es)

Consideriamo:



$$L_1 = -1$$


$$L_2 = -2$$

$$L_3 = 0$$

$$\rightarrow L_{MAX} = 0$$

0 Minimizzare

Scegli questa soluzione



possiamo prendere semplicemente quelle con

L_{max} minimo poiché anche non guardando i vincoli, sta già nelle ammissibili, che significa che rispetta i vincoli.

⇒ ROBUSTA

$$N_{late} = \sum_i MISS_i(f_i)$$

NUMERO
PROCESSI
IN RITARDO

$$MISS(f_i) = \begin{cases} 1 & \text{se } f_i > d_i \\ 0 & \text{ALTRIMENTI} \end{cases}$$

OBETTIVO: MINIMIZZARE

significa soddisfare i vincoli

molto meno ROBUSTA

Se non ammette soluzioni ammissibili si possono scegliere vari criteri